Resumen

Un esquema de cifrado entonado es un modo de operación de cifradores por bloque que preserva la longitud del texto en claro y que proporciona una permutación pseudoaleatoria fuerte. Se ha sugerido que estos esquemas pueden ser usados como bloque principal para lograr la construcción de cifradores con seguridad demostrable para medios de almacenamiento grandes tales como discos duros. En los últimos años, se ha intensificado la investigación en la construcción de esquemas de cifrado entonados seguros y eficientes.  Sin embargo, hasta el día de hoy no se han reportado implementaciones ni los rendimientos correspondientes. Respondiendo a esta ausencia de información se decidió presentar en esta tesis la implementación optimizada de 5 esquemas de cifrado entonados: HCH, HCTR, XCB, EME y TET, los cuales fueron implementados usando el cifrador por bloques AES de 128  bits, utilizado tanto en modo secuencial como en modo tubería (pipeline). Asimismo, la función picadillo polinomial universal incluida en la especificación de HCH, HCHfp (una variante de HCH), HCTR, XCB y TET, fue implementada usando un multiplicador de Karatsuba y Ofman como bloque principal. En este documento se proporciona un cuidadoso análisis algorítmico de cada esquema, así como su rendimiento logrado en varios escenarios. Nuestros experimentos muestran que utilizar AES en forma secuencial no es una opción atractiva para el diseño de estos modos ya que propicia tasas de cifrado muy bajas. En contraste, cuando utilizamos AES cifrado/descifrado en modo tubería se logra una tasa de cifrado de 3.67 Gpbs para HCTR y usando AES solo cifrado en modo tubería se logra una tasa de transferencia de 5.71 Gbps para EME. Es así como los resultados del rendimiento proporcionados en esta tesis proporcionan una evidencia experimental de que las implementaciones en hardware de esquemas de cifrado entonados pueden incluso superar las tasas de transferencia de datos logradas por los controladores de disco actuales, lo que demuestra que pueden ser utilizados para construir cifradores internos de discos duros.

Abstract

Tweakable enciphering schemes are length preserving block cipher modes of operation that provide a strong pseudo-random permutation. It has been suggested that these schemes can be used as the main building blocks for achieving in-place disk encryption. In the past few years there has been an intense research activity towards constructing secure and efficient tweakable enciphering schemes. But, actual experimental performance data of these newly proposed schemes are yet to be reported. Accordingly, in this paper we present optimized FPGA implementations of five tweakable enciphering schemes, namely, HCH, HCTR, XCB, EME and TET, using a 128-bit AES core as the underlying block cipher. We report performance timings of these modes when using both, pipelined and sequential AES structures. The universal polynomial hash function included in the specification of HCH, HCHfp (a variant of HCH), HCTR, XCB and TET, was implemented using a Karatsuba-Ofman multiplier as the main building block. We provide detailed analyses of each of the schemes and their experimental performances achieved in various scenarios. Our experiments show that a sequential AES core is not an attractive option for the design of these modes as it leads to rather poor throughputs. In contrast, by using an encryption/decryption pipelined AES core we get a throughput of 3.67 Gbps for HCTR and by using a encryption only pipeline AES core we get a throughput of 5.71 Gbps for EME. The performance results reported in this paper provide experimental evidence that hardware implementations of tweakable enciphering schemes can actually match and even outperform the data rates achieved by state-of-the-technology disk controllers, thus showing that they might be used for achieving provably secure in-place hard disk encryption.