La Codificación Fractal de Imágenes (CFI) es una técnica de compresión con pérdidas cuyas características son muy prometedoras para dispositivos móviles de bajos recursos, sin embargo, se ha matenido marginada debido a la gran cantidad operaciones que deben de llevarse a cabo para la codificación, traduciéndose en un alto tiempo de cómputo.
Por otro lado, el desarrollo de la tecnología VLSI ha permitido crear dispositivos programables con mayores prestaciones, los cuales no solo ofrecen una gran densidad de compuertas para la programación de módulos de hardware, si no que además cuentan con uno o más procesadores empotrados, permitiendo con ello la creación de sistemas completos dentro de un solo chip (System on Chip, SoC). La utilización de componentes hardware y software en un unico sistema electrónico permite combinar las características de flexibilidad que el software ofrece y la altas prestaciones de cómputo y paralelismo del hardware.
Por medio del Codiseño Hardware-Software (CHS), es posible desarrollar un sistema completo que mejore el desempeño de una solución puramente en software al no llevar parte de la aplicación a un hardware de propósito específico. Inicialmente se realiza un análisis del perfil de rendimiento de la aplicación para localizar las partes más recurrentes y costosas en cómputo. Con clasificación de las partes en base a su costo, recurrencia y complejidad computacional, se lleva a cabo un particionamiento, lo cual implica llevar a hardware algunas de estas partes y mantener el resto en software. Finalmente se desarrollan interfaces o drivers para la integración de las nuevas o partes de hardware con las partes en software.
En el presente documento se presenta el CHS para el desarrollo de un sistema de tipo SoC basado en FPGA, el cual mejora el desempeño de la solución en software de la CFI.